文章编号:1004-9037(2014)04-0570-08

基于多核 DSP 的高分辨距离像运动补偿算法实现

黄文韬 周建江 路 冉

(南京航空航天大学电子信息工程学院,南京,210016)

摘要:弹载毫米波步进频率雷达能够得到目标具有较高距离分辨率的一维距离像,但当运动目标相对雷达具有 径向速度时,会使回波信号产生严重的偏移与畸变,故必须进行运动速度补偿。本文首先分析了步进频率雷达 高分辨距离像成像原理与目标运动速度对成像的影响,然后论述了一种基于正负调频法与最大脉组求和法的二 次速度估计算法,并在 TMS320C6678 多核 DSP 平台上提出了该算法的一种并行实现方案,同时描述了该实现 方案的任务分配、调度与核间通信过程。最后在多核 DSP 平台上对 1 000 帧回波信号做算法测试。测试结果表 明,基于多核 DSP 的运动补偿算法具有较高的精度和良好的实时性。

关键词:步进频率;正负调频法;最大脉组求和法;多核导航器

中图分类号:TN958.6 文献标志码:A

Implementation of Motion Compensation Algorithm of HRRP Based on TMS320C6678

Huang Wentao, Zhou Jianjiang, Lu Ran

(College of Electronic and Information Engineering, Nanjing University of Aeronautics & Astronautics, Nanjing, 210016, China)

Abstract: Missile-borne step frequency MMW radar can get high resolution range profile, but when moving target has radial velocity relative to the radar, it makes the echo signal produce serious deviation and distortion, so it is necessary to make compensation in the motion velocity. Firstly, this paper analyzes the image forming principle of missile-borne step frequency MMW radar and the effect of the target velocity on image forming, then discusses the quadratic velocity estimation algorithm, which is on the basis of the positive and negative frequency modulation method and the maximum pulse group summation method. It provides a parallel implementation scheme of the algorithm on the TMS320C6678 multi-core DSP platform, and describes the implementation scheme of task allocation, scheduling and inter-core communication process at the same time. Finally it carries out an algorithm test to 1 000 frames echo signal on multi-core DSP platform, whose result shows that the motion compensation algorithm has high accuracy and good real-time performance based on multicore DSP.

Key words: module step-frequency; the positive and negative frequency modulation method; the maximum pulse group summation method; multicore navigator

引 言

随着现代军事技术的不断发展,雷达系统的工作背景也变得日趋复杂。不仅在检测性能上的要求

越来越高,同时还需尽可能短的处理时间。与其他 信号体制的雷达系统相比,高分辨成像雷达能够同 时具有大的时宽和带宽,进而提高雷达的距离分辨 率。常用的高分辨成像雷达可以选择发射线性调 频^[1]或频率步进信号。本文所采用的步进频率体

收稿日期:2014-05-16;修订日期:2014-07-16

基金项目:南京航空航天大学研究生创新基地(实验室)开放基金(kfjj120116)资助项目;江苏高校优势学科建设工程 资助项目。

制雷达对硬件处理能力的要求比线性调频体制雷 达要小得多,更易于硬件平台的实现。但由于其存 在距离-速度耦合现象,故在成像之前必须进行速 度补偿^[2]。运动补偿算法比较复杂,运算量大,需 要一种运算速度更快、容量更大、功耗更低的数字 信号处理平台来满足。TMS320C6678 芯片作为 TI公司 2011 年推出的一款基于 Keystone 架构的 多核 DSP 芯片,以其高速并行运算能力著称,特别 适合做大数据量雷达信号的处理^[3]。本文首先论 述了一种基于正负调频法和最大脉组求和法的二 次速度估计算法实现步进频率雷达高分辨率距离 像的运动补偿,然后在此算法基础上,提出了一种 利用多核 DSP 的并行实现方案,设计了大数据量 FFT 在多核 DSP 平台上的实现过程与核间通信 过程,并进行了代码优化。最后,对1000帧雷达回 波信号进行运动补偿,测试了在多核 DSP 平台上 该算法的补偿精度与实时性能。

1 算法原理分析

1.1 频率步进雷达高分辨距离像成像原理

步进频率信号是一种大时宽带宽信号,它首先 在每一扫频时间内,发射出一连串宽度为τ的窄带 脉冲信号,每个脉冲载频按 Δf 的步进值均匀步 进,对接收到的回波信号则用与之载频相应的本振 信号进行混频^[4],再经过正交双通道处理,对连续 N_b个回波采样可得序列

$$m(i) = A_{i} \exp\left\{-2\pi f_{i}\left[\frac{2R}{c} - \frac{2v}{c}\left(iT_{r} + \frac{2R}{c} + \frac{\tau}{2}\right)\right]\right\}$$

$$i = 0, 1, \cdots, N_{b} - 1$$
(1)

在静止的单目标情况下,对 m(i)序列做 IFFT 变换和归一化处理并取绝对值,即可以得到目标的 高分辨距离像包络表达式

$$\mid H_{1} \mid = \left| \frac{\sin \pi \chi}{\sin \frac{\pi \chi}{N_{b}}} \right|$$
(2)

式中: $\chi = \frac{-2N_bR\Delta f}{c} + 1$, T_r 为脉冲重复周期, R为雷达与目标间的距离, v为目标相对于雷达的径向运动速度, c为光速。

但在实际情况中,如果雷达与目标间存在相对 运动,则存在严重的距离-速度耦合现象。这是由于 目标相对于雷达进行移动时,会产生一次相位项和 二次相位项。同时,步进频率雷达进行成像时,运动 的目标会产生较大的位移,容易引起距离徙动。

在这里只考虑目标在雷达波束方向上的做匀速 运动,通常情况下运动物体的回波相位可以表示为

$$\varphi(k) = \varphi_1 + \varphi_2 + \varphi_3 + \varphi_4 \qquad (3)$$

$$\vec{x} \oplus : \varphi_1 = -\frac{4\pi f_0}{c} \left[R - v \left(\frac{T}{2} + \frac{2R}{c} \right) \right], \quad \varphi_2 = -\frac{4\pi k \Delta f R}{c}, \quad \varphi_3 = -\frac{4\pi k \Delta f v}{c} \left(\frac{T}{2} + \frac{2R}{c} \right) + \frac{4\pi k f_0 v T_r}{c},$$

$$\varphi_4 = \frac{4\pi k^2 \Delta f v T_r}{c}.$$

观察这 4 项可知, φ_1 在目标做匀速运动时没 有影响; φ_2 是体现目标距离信息的成像相位项; φ_3 是一次相位像,在一般参数取值下, φ_3 前一项的取 值远小于半个合成距离单元,可以忽略不计, 后一 项线性相位项不会引起距离像失真, 但是会引起距 离徙动; φ_4 是二次非线性相位项, 其会造成一维距 离像的峰值幅度降低与宽度展宽。

如图 1 所示,步进频率体制的信号回波对目标 相对雷达的径向运动十分敏感,当运动目标的速度 增大时,回波所成的像会造成位置偏移,回波峰值 也会降低,目标会发生"分裂"现象,同时带宽展宽, 且随着目标速度的增大,这些现象会愈发严重。此 外,在某些速度情况下还会发生"回绕"现象,形成 假目标。因此,对于高速运动的目标,必须对回波 信号进行精确的运动速度补偿。



Fig. 1 Influence of target's radial velocity

为了消除目标运动速度对高分辨距离像成像 的影响,目标速度的准确估计十分重要。国内外已 经展开较多的研究工作,主要有以下几类:

(1)利用步进频率信号的特性^[5]。常用的方法 有正负调频法、时域互相关法等,其根据多帧数据 成像图中目标位置的变化来完成速度估计。

(2)速度搜索法^[6]。主要包括最小脉组误差 法,最小脉组相位差分法,最大脉组求和法等。此 类方法采用搜索方式,能够达到较精确的速度估计 值,缺点是算法的处理时间较长,往往不能满足雷 达信号处理中的高实时性要求。

(3)复合体制测速方法。文献[7]提出了一种 结合脉冲多普勒与步进频率信号的方法,利用双体 制信号进行速度补偿可以同时提高目标运动速度 的估计范围和速度估计的精度,但需在不同体制之 间切换,系统必须保证各种体制之间的兼容性。

本文选用的是一种基于正负调频法和最大脉 组求和法的二次速度估计方法。

1.2 利用二次速度估计的运动补偿算法

文献[8]提出了一种对距离像的速度进行粗估 计的方法,其必须已知目标的先验速度信息,如若 速度对距离像产生模糊,又必须先解模糊再进行速 度估计。

步进频率雷达交替发射频率为 $f_0 \sim f_0 + (N_b - 1)\Delta f$ 的正步进频率和 $f_0 + (N_b - 1)\Delta f \sim f_0$ 的负步进频率。如图 2 所示,设 $S_1(k)$ 和 $S_2(k)$ 为相邻两个正负脉冲序列回波的复采样结果。取相邻两个正步进频率脉冲序列 $S_1(k)$ 和 $S_3(k)$,求其互相关函数

$$S_{13}(k) = S_1^*(k) S_3(k) = \exp\left(j \frac{4\pi}{c} 2N_b v f_0 T_r\right) \cdot \exp\left(j 2\pi k \frac{1}{N}\right)$$
(4)

其中,1=Round($2N^2 v\Delta fT_r/c$),再对 $S_{13}(k)$ 归一 化后作快速傅里叶变换,可得

$$\mid Y(k) \mid = \left| \frac{\sin[\pi(k-1)]}{\sin[\pi(k-1)/N]} \right|$$
(5)

由式(2)可知,当 k 取 l 时, |Y(k)|可取最大 值,此时可以求得速度粗估计值 $v = cl/(2N^2 v\Delta fT_r)$ 。由于 k 的取值是一连串离散正整 数,所以速度估计值也是一连串离散正整数,此时





Fig. 2 Transmitted waveform

即可得到一个大致的速度范围。

本系统中弹载雷达的飞行速度为 280 m/s,地 面慢速运动目标速度设定在 25~75 km/h(约 6.94~20.8 m/s),所以速度测试范围约在 260~ 300 m/s。设置雷达发射波参数:载频 $f_0 =$ 35 GHz,一帧的脉冲个数 $N_b = 128$,脉冲宽度 $\tau =$ 200 ns,脉冲重复周期 $T_r = 20 \ \mu s$,步进频率值 $\Delta f = 5 \text{ MHz}$,目标在距离雷达 1 800~2 000 m 范 围内移动。仿真结果如图 3 所示。

从图 3 中可以看出,在信噪比为 10 dB 的情况 下,速度估计误差在 3 m/s 以内,当信噪比降至 -2 dB时,其速度估计误差最多已经增至 10 m/s 左右。随着信噪比的降低,速度估计误差会越来越 大,此时,单独使用正负调频法已无法满足系统的 精度要求。

为了得到更为精确的速度补偿量,通常在所得的粗速度范围内,做进一步的搜索,本文选用最大脉组求和准则。脉组求和函数的定义为

 $P_{s(v)} = \left| \sum_{k=0}^{N-1} S_{1}^{c}(k) S_{2}^{c}(k) \right|, 0 \leq k \leq N_{b} - 1 \quad (6)$

图 3 不同信噪比情况下粗速度估计效果 Fig. 3 Effect of vague velocity estimation on different SNR 41

式中 $S_1^c S_2^c(k)$ 分别为相邻两次正负步进频率脉冲 序列,已经过速度粗补偿后的回波采样值,即 $S_1^c(k) = \exp[-j2\pi(f_0 + k\Delta f) \cdot 2(R_0 - \Delta v(t_0 + kT_r))/c]$ (7)

将
$$S_1(k)S_2(k)$$
 代入其脉组误差函数可得
 $R_s(\Delta v) = \left| \frac{\sin[2\pi N_b \Delta v T_r(2f_0 - \Delta f/c]]}{\sin 2\pi \Delta v T_r(2f_0 - \Delta f)/c} \right|$ (8)

由上式可知,当 $\Delta v = 0$ 时此函数可取得最大值,此时速度估计量即为目标的真实速度。

分别在信噪比为-2 dB 和 10 dB 的情况下对 最大脉组求和准则进行归一化并仿真分析,如图 4 所示,其峰值处很窄且远远高于周围,此外,最大脉 组求和准则的抗噪声性能较好,在低信噪比时仍然 可以得到较高的速度估计精度。在实际系统中,只 需设置搜索步长小于其峰值宽度,就能够尽可能精 准地搜索到最大脉组求和函数的峰值。

为了对比最大脉组求和准则的性能,本文选取 了另外一种收敛准则最小脉组误差法作为对比,为 了更加直观地分析两种收敛准则的抗噪声性能,可 以进行蒙特卡罗仿真实验,选择实验参数为 500, 其结果如图 5 所示。







当信噪比较大时,两种收敛准则的性能相差不 多,但当信噪比逐渐降低时,最大脉组求和准则的



图 5 不同信噪比情况下收敛性能比较

Fig. 5 Comparison of convergence performance on different SNR

抗噪声性能明显优于最小脉组误差准则,两种准则 抗噪声性能的拐点分别为一6 dB 和 0 dB。

综上所述,采用正负调频法与最大脉组求和法 相结合的运动补偿算法在低信噪比的情况下仍具 有较高的精度,但是由于采用速度搜索的方法,其 运算量十分庞大,对于系统硬件的计算能力提出了 较高的要求。

2 基于多核 DSP 的运动补偿算法 实现

2.1 TMS320C6678 多核 DSP 处理器

TMS320C6678 是基于 TI 公司最新 Keystone 架构上,采用在单片上集成 8 个 1.25 GHz 的 C66x 内核集成的多核 DSP,可实现高达 10 GHz 的原始 DSP 芯片处理器性能及 320 G 定点运算能 力与 160 G 浮点运算能力。每个核内部具有 32 KB 的 L1P 和 32 KB 的 L1D 以及 512 KB 的 L2。 片内还拥有一个 4 MB 的共享内存区 MSM。芯片 的外部存储器接口 EMIF 可以连接到外部存储器 DDR3,最多扩展到 8 GB 的寻址空间。整个系统 通过 TeraNet 将片内各个内核,网络协处理器,共 享内存管理器,多核导航器以及外设等功能部件连 接起来。与多核相关的片内设备有硬件消息器、队 列管理器、PacketDMA, IPC 模块及 EDMA 等,这 些模块的应用将为多核系统实现核间通信以及数 据交换提供可能^[9]。

2.2 核间通信模式设计

核之间、核与外设之间的通信效率最大化是多核 编程的核心内容之一。TI公司新开发的多核架构 KEYSTONE给出了核间数据通信实现的几种方式:

(1)共享内存方式。单核将数据读取或写入共

享内存区时,锁存状态量,其他核对这一资源的访问将被挂起。当该核完成读写操作时,释放状态量,其余核便可依次对共享内存区进行访问。

(2) EDMA 技术。EDMA 数据传输的发起方 式有两种:CPU 触发和事件触发。在不需要 CPU 参与的情况下,用户申请和配置一条特殊的传输通 道,再由 DMA 控制器完成数据交换。数据在完成 传输后会产生中断,此时 CPU 会响应中断并作出 相应的处理。

(3)多核导航技术。多核导航技术是一种促进 核间数据交流与多核协同工作的机制,其采用队列 管理的方式,运用"发出后即不管"(Fire and forget)的系统,在无需 CPU 参与的情况下,利用 PacketDMA 将数据批量传输。

本系统采用基于多核导航器作为核间通信模块,完成核间大数据量的交换。

利用多核导航器进行核间通信的传输和接收 过程如图 6 所示,在传输端,首先从空描述符队列 (Free descriptor queue,FDQ)中取描述符,加载描 述信息和需发送的数据后将其压入传输队列中并 通知 PKTDMA 控制器传输队列非空。PKTDMA 控制器在做出响应后会从队列管理器中获得描述 符指针,从传输队列中读取描述符并开始发送数 据。在数据传输完毕后会清空描述符并将其重新 压入 FDQ 中。当需要传输的数据很多,已将空描 述符取完后,一旦有描述符压入 FDQ,队列管理器 发送信号通知其他处于等待状态的端口、处理器或 者预获取模块 FDQ 非空。在接受端,端口首先从 队列管理器里的 FDQ 中取第一个描述符, FDQ 是 由发送包对应的 Rx flow 中编程确定。端口朝 FDQ内的(Small out-time package, SOP)缓存写 数据,SOP 里的缓存地址则是在 Rx flow 中确定 的,即取出的描述符是在 Rx 中编程确定,数据直 接读取到 Rx 指定的缓存中。包接收完整后,数据 直接写到指定的地址内存中, PKTDMA 控制器会 将数据包描述符的指针指向由 Rx flow 指定的 Rx 队列,端口可以使用编程的方法将目标队列覆盖。 当Rx 队列中有描述符被填入,队列管理器则会发 出消息通知其他端口或者嵌入式处理器,最后则会 由主机回收这些描述符。

2.3 基于多核 DSP 的大数据量 FFT 计算 方法

系统中有很多指令往往会被多次调用。如果一 个系统 90%的时间都在处理 10%的代码,那么这段



图 6 核间通信过程 Fig. 6 Inter-core communication process

代码区域就会被称为热点区域^[10]。在一个传统的 数字信号处理系统中,特别是雷达信号处理系统中, 离散傅里叶变换算法就是整个处理程序的热点区 域。对于大数据量的 FFT 运算,可以采用多核并行 的处理方法^[11],分解成多个小数据量的 FFT 运算。

首先,传统的 DFT 表达式为

 $y(k) = \sum_{n=0}^{N-1} x(n) \cdot e^{-j\frac{2\pi}{N^n k}}, k=1,2,3,\dots,N \quad (9)$ 当 N 非常大时,可将 N 分解为 N = N₁×N₂, 若点数不足则进行补零。令 n=n₁×N₂+n₂,n₁= 1,2,...,N₁;n₂=1,2,...N₂,则式(9)可变为 $y(k) = \sum_{n_2}^{N_2^{-1}} \left[\sum_{n_1^{-1}}^{N_1^{-1}} x(n_1 \cdot N_2 + n_2) \cdot e^{-j\frac{2\pi}{N_1^{-1}n_1 k}} \right] \cdot e^{-j\frac{2\pi}{N_1^{-N_2}n_2 k}} \quad (10)$ 再令 $k=k_2 \times N_1+k_1, k_1=1,2,\dots,N_1; k_2=1,$ 2,...,N₂,则式(10)可转化为

$$y(k) = \sum_{n_2}^{N_2 - 1} \left[\sum_{n_1}^{N_1 - 1} x(n_1 \cdot N_2 + n_2) \cdot e^{-j\frac{2\pi}{N_1}n_1(k_2 \cdot N_1 + k_1)} \right] \cdot e^{-j\frac{2\pi}{N_1 \cdot N_2}n_2(k_2 \cdot N_1 + k_1)}$$
(11)

经过化简后,一维数组 x(n)的 FFT 表达式可 写为

$$y(k) = \sum_{n_2}^{N_2 - 1} \left\{ \left[\sum_{n_1}^{N_1 - 1} x(n_1 \cdot N_2 + n_2) \cdot e^{-j\frac{2\pi}{N_1} n_1 k_1} \right] \cdot e^{-j\frac{2\pi}{N_1 \cdot N_2} n_2 k_1} \right\} \cdot e^{-j\frac{2\pi}{N_2} n_2 k_2}$$
(12)

其中:中括号内的第一级加权求和运算可看作对 N₁ 点数据做 FFT 变换。故式(12)中 FFT 表达式 又可写成

$$y(k) = \sum_{n_2}^{n_2-1} [FFT_{N_1}(n_2, k_1) \cdot e^{-j\frac{2\pi}{N_1} \cdot N_2 n_2 k_1}] \cdot e^{-j\frac{2\pi}{N_2} n_2 k_2}$$
(13)

在式(13)中可以发现外层的第二级加权求和 运算可以看成是对第一级 FFT 后得到的数据乘以 旋转因子后再进行第二次快速傅里叶迭代运算,此 次运算可以看作对 N₁ 点数据做 FFT 变换。

在具体的多核 DSP 实现中,采取主从方式进

行多核任务分配,将核0设为主核,其作为控制核进行任务的分工、调度和触发,且其本身也参与具体任务执行;核1~核7为从核,只负责具体任务的执行。大数据量 FFT 在多核 DSP 上的实现过程如图7 所示。





Fig. 7 Implementation procedure of VLFFT on multicore platform

首先将 N 点数据以 $N_1 \times N_2$ 的矩阵形式存入 共享内存中,由主核通知从核进入就绪状态,当主 核接到各从核返回的就绪状态量后,通知各从核对 列进行第一轮 N_2 次大小为 N_1 点 FFT 迭代运算, 各个从核在进行完 FFT 运算并将结果乘以旋转因 子后会返回一个状态量给主核。主核在接受到所 有从核返回的完成任务的状态量后通知各个从核 对行进行第二轮 N_1 次大小为 N_2 点 FFT 迭代运 算,在所有从核返回任务完成状态量后,主核宣布 任务结束,并将计算结果存入外存中去。

在整个超大数据量 FFT 计算任务,本系统将 整个程序代码存入共享内存中,各个核读取同一段 代码,只是根据自身的 ID 号查找相应的代码段,进 入各自的任务分支中去执行。核与核之间、核与外 设之间利用多核导航器作为核间通信的方式进行 高速数据传输,把需要频繁执行的通信任务与 CPU 分离,转移到硬件设备上来实现,大大提高系 统的运行效率。

3 测试结果与分析

3.1 测试结果分析

本文中对 1 000 帧雷达回波信号进行处理以 测试算法和系统的精度与实时性。测试时首先进 行速度粗估计,然后根据所得结果在其范围内以 0.1 m/s 作为步长进行 200 次速度搜索。在不同 信噪比情况下,前文所论述的二次速度估计运动补 偿算法所能达到的精度如图 8 所示。当信噪比达 到 25 dB时,速度估计误差在 0.065 m/s 以内;当 信噪比降至-2 dB时,速度估计误差也小于 0.1 m/s 以内,由此可得二次速度估计运动补偿算法具 有良好的抗噪声性能和较高的测速精度。



图。 不问信喋几间优下速度怕归侯左 Fig. 8 Speed estimation error on different SNR

本算法首先在 MATLAB 平台上实现,具体耗时为1 392.188 ms,但对于高速运行的弹载雷达 来说实时性不高;然后在 TMS320C6678 平台上实 现了该算法,其消耗的 cycle 数与时间如表1 所示。

表 1 TMS320C6678 各核消耗的资源 Table 1 Consumption on each core of TMS320C6678

	Core 0	Core 1	Core 2	Core 3
cycles	132 151 725	111 288 937	111 264 328	111 176 384
时间/ms	105.721 4	89.031 2	89.011 5	88.941 1
	Core 4	Core 5	Core 6	Core 7
cycles	$111 \ 305 \ 762$	111 278 329	$111\ 277\ 364$	$111\ 207\ 264$
时间/ms	89.044 6	89.022 7	89.021 9	88.965 8

由于在 TMS320C6678 平台上以并行方式实 现算法,所以整个程序的耗时取决于实际运行中耗 时最多的核。1 000 帧信号处理时间约为 105 ms, 每一帧处理时间小于 0.11 ms,由此可推导出在处 理一帧信号的时间内目标相对于雷达的运动距离 为 31.5 mm,小于雷达的最小分辨单元,实时性要 求可以满足。

3.2 代码优化

由于本文采用了一种速度搜索的算法,其在一 定速度范围内进行短步长的精确搜索需要耗费大 量的运算时间,并且雷达算法中对于离散大数据量 的 FFT 运算也耗时颇多,为了尽量缩短处理时间, 提高系统的实时性,需要对已经完成的程序代码进 行进一步的优化。TI 公司提供了很多专门针对 DSP 代码优化的技术手册^[12],对具体的优化方法, 主要有以下几条:

(1)编译器选项。DSP 的编译器提供了将 C 代码编译成汇编语言的功能。编译器提供了很多 编译选项有利于提高程序的执行效率,常用的如 -O3,-pm,-mt 选项。编译器选项优化部分会 在程序编写完成时自动执行,除非对编译过程有特 殊的需要,-般无需对编译选项进行修改;

(2)使用内联函数、关键字和伪指令。使用内 联函数可以进行单指令多数据操作,内联函数全部 以下划线开头,编译器识别后会直接将这些指令实 例化,可以缩短执行时间,而关键字和伪指令则会 告诉编译器一些额外的信息以方便编译器的优化;

(3)使用软件流水技术。软件流水是一种采用 编排循环指令使循环的多次迭代可以并行执行的 技术,其优化效果会随着流水深度的增加而不断地 提高。

(4)手动展开循环。虽然很多程序可以自动展 开循环,但是对于比较复杂的算法来说,编译器可 能会因为不了解其中某些中间代码或变量被循环 更改的关联性而拒绝展开循环,此时就需要通过手 动方式展开循环来提高编译效率。 (5)存储器\Cache 优化技术。对于 Cache 优 化主要有一些指导性的原则供选择,例如尽可能将 代码和数据放入片内存储器中;在 Cache 中的数据 在被更新前尽量最大化应用;减少高速缓存缺失; 避免 L1D 的 BANK 冲突等。

表2给出了本算法优化前后的耗时对比图,从 表中可以看出经过C代码优化后,系统的实时性 能提升了一倍以上。

表 2 优化前后对比 Table 2 Comparation before and after optimization

优化前	优化后	
276909250cycles	132151725cycles	
221.527 4 ms	105.721 4 ms	

4 结束语

本文首先论述了一种基于正负调频法和最大 脉组求和法的二次速度估计的补偿算法,利用简单 易实现的正负调频法对目标速度进行一次粗估计, 再利用速度搜索的方法结合最大脉组求和准则在 粗估计后的小范围内进行精确估计。然后,在 TMS320C6678 多核 DSP 平台上并行实现该算法。 本文采取主从模式进行任务的分配与调度,同时利 用 TI 公司的多核 DSP 软件开发包中提供的多核 导航器实现核间、核与外设之间的高速通信,并分 析了超大数据量 FFT 运算在多核平台上的实现方 法。最后,对1000帧雷达回波信号做运动补偿处 理,比较了不同信噪比情况下速度估计误差的精 度,分析运算耗时并做了进一步代码优化。测试结 果表明,基于多核 DSP 平台的结合正负调频法与 最大脉组求和法的二次速度估计的补偿算法在精 度和实时性能方面都达到了较高水平。

参考文献:

[1] 刘记红,徐少坤,高勋章,等.基于压缩感知的 LFM 雷达成像方法[J].数据采集与处理,2012,27(S2): 284-290. Liu Jihong, Xu Shaokun, Gao Xunzhang, et al. Imaging method for LFM radar based on compressed sensing[J]. Journal of Data Acquisition and Processing,2012,27(S2):284-290.

[2] 刘静,李兴国. 毫米波高分辨率雷达运动补偿研究
[J]. 现代雷达,2004,26(7):21-24.
Liu Jing, Li Xingguo. Research on motion compensation in MMW high resolution radar[J]. Modern Ra-

dar,2004,26(7):21-24.

[3] 郑章汝,王红敏,李冬,等. 基于 TMS320C6678 的雷 达信号处理机设计[J]. 工业控制计算机,2012,25 (11):14-15.

Zheng Zhangru, Wang Hongmin, Li Dong, et al. Design of radar signal processor based on TMS320C6678 [J]. Industial Control Computer,2012,25(11):14-15.

- [4] 李丽亚.调频步进雷达信号及其合成孔径成像研究
 [D].西安:西安电子科技大学,2006.
 Li Liya. Stepped-frequency chirp signal and synthetic aperture radar imaging study[D]. Xi'an: Xidian University,2006.
- [5] Berizzi F, Martorella B. The discrete polynomialphase transform[J]. Signal Processing, IEEE Transactions on, 1995,43(8):1902-14.
- [6] Ho-Ryung J, Hyo-Tae K, Dong-Hyun K. Application of subarray averaging and entropy minimization algorithm to stepped-frequency ISAR autofocus[J]. Antennas and Propagation, IEEE Transactions on, 2008,56(4):1144-54.
- [7] 王桂丽,李兴国.步进频率和脉冲多普勒复合测速研 究[J]. 红外和毫米波学报,2008,27(3):190-192.

Wang Guili, Li Xingguo. Compound approach of measuring velocity based on step-frequency and pulse doppler system[J]. Journal of Infrared and Millimeter Waves,2008,27(3):190-192.

- [8] Wang F, Long T. A new method of velocity estimation for inverse V-shape stepped frequency signal [C]//CIE International Conference on Radar. Shanghai: [s. n.],2006.
- [9] 蔡湘平,冯艳清,汪安民. 多核 DSP 的 Nand Flash 启 动软硬件设计[J]. 单片机与嵌入式系统应用,2013, 3:46-48.

Cai Xiangping, Feng Yanqing, Wang Anming. Bootload hardware and software design based on multicore DSP and nand flash[J]. Microcontrollers and Embedded Systems,2013,3:46-48.

- [10] 袁泉,郭子祺,姚谦,等. 基于并行处理的 FFT 快速算法[J]. 科学技术与工程,2008(8),4710-4714.
 Yuan Quan, Guo Ziqi, Yao Qian, et al. Highly effective FFT algorithm based on parallel techniques
 [J]. Science Technology and Engineering, 2008(8), 4710-4714.
- [11] 王旭东,刘渝. 全并行结构 FFT 的 FPGA 实现[J]. 南 京航空航天大学学报,2006,38(1):96-100.
 Wang Xudong, Liu Yu. Full parallel FFT based on FPGA[J]. Journal of Nanjing University of Aeronautics and Astronautics, 2006,38(1):96-100.
- [12] SPRABG7. Optimizing loops on the C66x DSP[S]. Texas Instruments,2011.

作者简介:黄文韬(1989-),男,硕士研究生,研究方向:雷达 信号处理、嵌入式系统软件设计,E-mail:hwt8926@126. com;周建江(1962-),男,教授,博士生导师,研究方向:雷达 信号处理、射频隐身等;路冉(1990-),女,硕士研究生,研究 方向:雷达成像。