BD2快速捕获方法的研究与FPGA实现
DOI:
作者:
作者单位:

作者简介:

通讯作者:

基金项目:


Research and FPGA Implementation of Rapid Code Acquisition for BD2 Signal
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    针对北斗二代B1频点伪码相对较长,传统匹配滤波捕获占用资源过大的问题,在数字匹配滤波器的基础上,介绍一种折叠匹配滤波器结合快速傅里叶变换并行捕获的方法,将传统的多普勒频移和码相位的二维搜索减少为码相位、多普勒频移并行的一维搜索,以此缩短捕获时间和减少资源的消耗。首先对算法的数学模型进行推导,然后对快速捕获的核心模块——sinc内插单元、折叠匹配滤波单元以及FFT谱分析单元的原理和FPGA电路实现进行了详细的论述。最后通过在 Modelsim 软件平台上的验证,证明了该实现方案具有设计合理、捕获速度快和资源消耗低的特点,在应用于北斗信号捕获的同时,还适用于其他系统的伪随机码捕获。

    Abstract:

    Considering the long pseudo-code used by BD2 navigation system with the shortcoming of large resource occupation when employing the traditional matched filter acquisition method, a kind of folded-structure matched filter combined with fast Fourier transform (FFT) is proposed to reduce acquisition time and resource consumption. Firstly, the mathematical model of the algorithm is deduced and the c ore module among sinc interpolation unit is analyzed. The folded-structure and the FFT unit are realized on field-programmable gate array (FPGA). The experiment result show that the design realized rapid acquisition and low resource consumption. The method can be effectively applied to the signal acquiring of BeiDou navigation system as well as that of the other systems.

    参考文献
    相似文献
    引证文献
引用本文

陈宇,纪元法,孙希延. BD2快速捕获方法的研究与FPGA实现[J].数据采集与处理,2015,30(3):669-676

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2015-07-31